边缘AI对数据吞吐的需求，正在超越传统存储架构的能力边界。在WAIC 2026上，华邦电子推出了CUBE（Customized Ultra-Bandwidth Elements）存储架构，试图通过芯片堆叠与先进封装技术，为机器人、AI眼镜和工业设备等物理AI应用提供高带宽、低功耗的存储方案。

传统存储方案的瓶颈

边缘AI设备要求处理器与存储之间具备毫秒级的数据交换能力，以支持视觉识别、运动控制和高清视频流处理。

传统方案通常通过增加IO数量来提升带宽。但这一做法会导致引脚数量、PCB布线复杂度和封装面积同步增长。

在AI眼镜、无人机、可穿戴设备等小型终端中，这种方案已难以满足空间和功耗约束。

CUBE架构的工作机制

CUBE采用前端集成技术，支持Chip-on-Wafer（CoW）和Wafer-on-Wafer（WoW）两种方式，并与后端3D先进封装兼容。

架构中包含一个电容中介层（Cap-interposer），用于优化供电性能。同时，将硅通孔（TSV）设计与微凸块（μbump）、混合键合（Hybrid Bonding）等裸片间互连技术结合。

这种设计的作用是，在不增加芯片面积的前提下，提升内存接口的数据通道密度。

• 单颗CUBE裸片的带宽可达256GB/s
• 采用4Hi堆叠后，带宽扩展至1TB/s
• 能效低于1pJ/bit

关键模块与定制能力

CUBE允许根据客户SoC规格进行灵活定制，包括接口宽度、堆叠层数和供电方案。

这一特性使其能够适配不同边缘AI设备的物理空间和功耗预算，避免标准存储方案在小型化设备中的冗余设计。

面向不同场景的差异化方案

华邦电子同时布局了CUBE-Lite，主要面向低功耗边缘AI场景。

与CUBE侧重高带宽不同，CUBE-Lite聚焦TinyML和功耗敏感型应用，如AI眼镜、智能传感器和可穿戴设备。

两者在带宽、功耗和封装尺寸上形成梯度，覆盖从机器人、智能制造到消费电子终端的存储需求。

技术限制与适用边界

CUBE架构的性能数据基于华邦电子实验室条件，实际部署中的带宽和能效受SoC集成方式、散热环境及封装良率影响。

CUBE-Lite在低功耗场景下的具体参数尚未详细披露。

两种架构目前均处于推广阶段，客户定制和量产时间表需根据具体项目确认。

总结

总体而言，CUBE尝试通过3D堆叠和先进互连技术，解决边缘AI在存储带宽与小型化之间的矛盾。

随着Physical AI从概念走向量产，存储系统能否同时满足高吞吐、低功耗和小尺寸，将直接影响终端产品的设计空间。