据悉，台积电在北美技术研讨会上更新了SoIC 3D堆叠技术路线图。SoIC是台积电开发的3D IC封装技术，通过垂直堆叠多个芯片实现高性能、高密度集成，适用于高性能计算与AI芯片。

该技术主要分为Face-to-Back和Face-to-Face两种堆叠方式。F2F堆叠通过混合铜键合技术直接连接芯片金属层，信号密度可达14000个/mm，性能接近片内互连水平。

台积电计划在2025年将互连间距缩短到6μm，预计到2029年进一步缩小至4.5μm。富士通的Monaka处理器是该技术的首个重量级应用，采用N2工艺计算模块与N5工艺SRAM芯片的F2F堆叠设计。

《夸克》非常好用的免费AI浏览器

下载APP查看