位置:首页 > 技术资讯 > Microchip发布PCIe 6.0/CXL 3.1重定时器解决AI数据中心延迟与信号完整性

Microchip发布PCIe 6.0/CXL 3.1重定时器解决AI数据中心延迟与信号完整性

时间:2026-07-24  |  作者:电竞小硕  |  阅读:0

既支持高带宽架构,又有助于降低集成复杂性,进一步完善了Microchip的一系列数据中心解决方案

随着AI工作负载的持续增长,数据中心架构正同时面对信号传输距离受限和时延攀升的难题。在大型GPU集群中,这些问题可能导致大量内存资源得不到充分利用,而互连速度的不断攀升只会让情况雪上加霜。当传输速率来到64 GT/s这个级别,信号完整性瓶颈开始严重制约系统扩展,服务器架构背负的压力越来越大。正是在这样的背景下,Microchip Technology Inc.(微芯科技公司)推出了XpressConnect PCIe 6.0与CXL 3.1重定时器,为大规模AI计算网络中的内存扩展与资源池化提供了一条清晰的路径。

那么,XpressConnect系列重定时器是如何应对这些挑战的?它们突破了传统PCIe第5代和第6代的电气极限,有效延长了信号传输距离,为复杂底板、转接卡以及线缆互联带来了更灵活的系统设计空间。简单来说,就是在提供更高带宽的同时,还能满足现代AI架构对热管理和功耗预算的严苛要求。关键参数上,XpressConnect重定时器的引脚到引脚延时小于12 ns,这比PCIe 6.0标准低了大约80%。在实战中,这种低延迟表现有助于减少高密度AI集群中的数据阻塞,直接提升GPUs和AI翻跟斗的利用率。

Microchip数据中心解决方案业务部的公司副总裁兼总经理Brian McCarson对此评价道:“AI数据中心的瓶颈不再是算力,而是系统内高效传输数据的能力。随着PCIe 6.0将数据传输速率提升至 64 GT/s,信号传输距离和延迟已成为关键的设计挑战。我们的 XpressConnect重定时器旨在作为AI服务器的‘高性能神经中枢’,通过降低延迟并改善高密度GPU集群间的连接性,帮助客户构建更具可扩展性且能效更高的网络架构。” 他强调,这种系统级解决方案能让数据中心架构师回收未充分利用的资源,从而在大规模部署中提升整体平台效率。

值得强调的是,XpressConnect重定时器并非孤立产品。它们进一步完善了Microchip的数据中心产品组合,可与其3纳米Switchtec PCIe第6代交换机、Adaptec SmartRAID控制器、主机总线适配器(HBA)以及Flashtec NVMe控制器协同工作,助力构建一套经过预验证、互操作性良好的网络架构。此外,这些重定时器还支持与PCIe第3、4、5代平台集成,有助于加快产品上市节奏。在运维层面,XpressConnect重定时器可接入Microchip的ChipLink诊断生态系统,通过统一的图形用户界面(GUI)提供实时2D眼图捕获和四电平脉冲幅度调制(PAM4)遥测功能。这意味着数据中心运营商能更有效地监控链路健康状况并简化故障排除,最终降低总体拥有成本。

从行业视角来看,XpressConnect重定时器还是一项值得关注的战略选择。作为符合行业标准的即插即用解决方案,它们帮助超大规模运营商降低了对单一供应商的依赖风险。同时,这些器件支持灵活的链路分支配置(1×16、2×8和4×4),符合广泛采用的重定时器封装规范,并集成了热插拔支持与端到端数据完整性等企业级功能。

开发工具

为了配合重定时器的高效部署,Microchip推出了ChipLink诊断工具。这款工具提供直观的图形用户界面(GUI),集成了全面的调试、诊断、配置和分析功能。ChipLink既可通过带内PCIe连接,也可通过UART、TWI和EJTAG等带外信号接入,这样一来,从设计到部署的各个阶段,工程师都能进行灵活、高效的监控和故障排除。

供货与定价

目前,XpressConnect重定时器已开放供货渠道,可通过Microchip直接采购,或联系当地销售代表及全球授权经销商。

Microchip Technology Inc. 简介

Microchip Technology Inc. 是一家致力于提供丰富半导体产品的技术公司,其核心价值在于通过完整的系统级解决方案,让创新设计变得更简单。无论是在工业、汽车、消费、航天和国防领域,还是在通信和计算市场,Microchip都凭借易于使用的开发工具和广泛的产品组合,支持客户从概念构想到最终实现的全流程设计。

免责声明:文中图文均来自网络,如有侵权请联系删除,心愿游戏发布此文仅为传递信息,不代表心愿游戏认同其观点或证实其描述。

相关文章

更多

精选合集

更多

大家都在玩

热门话题

大家都在看

更多